Ի՞նչ է նշանակում «Tapeout»
Տերմինը գալիս է այն ժամանակներից, երբ ավարտված design-երը ֆիզիկապես առաքվում էին ֆոտոդիմակ shop մագնիսական ժապավենով — ժապավենը «դուրս էր գնում» (went out), այստեղից էլ՝ tapeout։ Մեխանիզմը լիովին փոխվել է (design data-ն այժմ փոխանցվում է էլեկտրոնային եղանակով), բայց իմաստը՝ ոչ. tapeout-ը այն պահն է, երբ design թիմը հայտարարում է տոպոլոգիա database-ը վերջնական, հանձնում է այն ֆաունդրիին և կորցնում է հետագա փոփոխություններ անելու հնարավորությունը՝ առանց նոր ֆոտոդիմակների համար վճարելու։ Քանի որ ամբողջական ֆոտոդիմակ set-ը առաջադեմ node-ում կարող է հասնել միլիոնավոր դոլարների և արտադրվել շաբաթներ շարունակ, tapeout-ը դիտվում է որպես մեկ ուղղությամբ դուռ — ներքևում բերված ամեն signoff ստուգում գոյություն ունի հատկապես, որպեսզի համոզվի, որ ոչինչ չի մնա այս կետից հետո բռնվելու համար, այլ բռնվի դրանից առաջ։
Սա նաև պատճառն է, թե ինչու է Physical Design էջում լուսաբանված spare-cell ECO ռազմավարությունն այդքան կարևոր. tapeout-ից հետո բռնված bug-ը կամ սպասում է metal-only ֆոտոդիմակ respin-ի (շոշափելով միայն մի քանի վերին layer, շատ ավելի էժան), կամ, վատագույն դեպքում, պահանջում է ամբողջովին նոր ֆոտոդիմակ set և ևս մեկ բազմաշաբաթյա արտադրական ցիկլ։
GDSII & OASIS Ֆորմատ
GDSII-ը (Graphic Data System II) IC տոպոլոգիա data-ի փոխանակման վաղեմի binary stream ֆորմատ է։ Այն «layer name»-երի գաղափար չունի — ամեն ձև ապրում է համարակալված layer-ի վրա՝ գումարած datatype (երկուսն էլ սովորաբար 0–255), որտեղ յուրաքանչյուր համարի իմաստը սահմանվում է արտաքինից՝ design house-ի և ֆաունդրիի միջև համաձայնեցված layer-mapping աղյուսակով։
GDSII/OASIS ֆայլը structure-ների (բջիջների) library է. ամեն structure պահում է geometry (boundary/path/box), text և հղումներ այլ structure-ների — single (sref) կամ arrayed (aref) — ինչը թույլ է տալիս design-ին վերաօգտագործել մեկ memory-cell կամ ստանդարտ բջիջ սահմանում միլիոնավոր անգամ՝ առանց դրա geometry-ն կրկնելու։
| Element | Ինչ է ներկայացնում |
|---|---|
| Boundary | Լցված polygon — տոպոլոգիայի հատկանիշների մեծ մասի հիմնական երկրաչափական ձևը |
| Path | Սահմանված լայնությամբ wire, օգտագործվում է wiring-ոճի geometry-ի համար |
| SREF | Structure reference — instantiate է անում մեկ պատճեն մեկ այլ բջիջից տվյալ դիրք/ուղղվածությամբ |
| AREF | Array reference — instantiate է անում մեկ այլ բջիջի կանոնավոր array (օր. bit-cell array), շատ ավելի կոմպակտ, քան geometry-ն կրկնելը |
| Text | Ոչ-երկրաչափական annotation/label-եր, օգտագործվում են documentation-ի և pin-երի անվանման համար, չեն արտադրվում |
| Node / Box | Էլեկտրական path-երի marker-ներ և ուղղանկյուն geometry-ի placeholder-ներ, օգտագործվում են boundary/path-ից ավելի հազվադեպ |
Երբ design-երը մեծացան, full-chip GDSII database-ները հասան հարյուրավոր գիգաբայթերից մինչև terabyte-եր, և GDSII-ի ֆիքսված երկարությամբ integer encoding-ը դարձավ իրական խոչընդոտ փոխանցման և load time-ի համար։ OASIS-ը (Open Artwork System Interchange Standard) մշակվեց որպես drop-in իրավահաջորդ նույն հիերարխիկ structure/բջիջ/element մոդելով, բայց ավելի խիտ encoding-ով. փոփոխական երկարությամբ integer-ներ ֆիքսված երկարությամբի փոխարեն, և explicit repetition compression, որը ճանաչում է կանոնավոր օրինաչափությունները (ինչպես հազար նույնական polygon-ի instantiate անելը) և պահում դրանք մեկ անգամ՝ repeat count-ով, առանձին instance-երի փոխարեն։ Արդյունքը սովորաբար նշվում է որպես 5–20× ավելի փոքր ֆայլեր՝ համապատասխանաբար ավելի արագ load time-ով, ինչն է պատճառը, որ OASIS-ը ավելի ու ավելի է դուրս մղում GDSII-ը որպես ֆորմատ, որը իրականում հանձնվում է ֆոտոդիմակ shop-երին առաջադեմ node-երում, թեև «GDSII»-ը մնում է «tapeout ֆայլի» ամենօրյա կրճատ տերմինը։
Վերջնական Signoff Ստուգացանկ
Signoff-ը մեկ գործիքի աշխատեցում չէ — այն անկախ վերիֆիկացիայի փուլերի հաջորդականություն է, որոնցից յուրաքանչյուրը պիտի վերադառնա լիովին մաքուր (կամ ամեն խախտումը բացահայտորեն waived և signed off ֆաունդրիի կողմից), նախքան database-ը release արվի։ Գործող սկզբունքը կոպիտ է. ֆոտոդիմակները արտադրվելուց հետո երկրորդ հնարավորություններ չկան։
| Ստուգում | Ինչ է վերիֆիկացնում |
|---|---|
| DRC (Design Rule Check) | Ամեն polygon ենթարկվում է ֆաունդրիի արտադրական կանոններին — նվազագույն width, spacing, area, via enclosure — աշխատեցվում է ֆաունդրիի ամբողջական runset-ով (օր. Calibre nmDRC) մինչև զրո խախտում. ցանկացած waived-ի համար պահանջվում է ֆաունդրիի բացահայտ sign-off նամակ |
| LVS (Layout vs. Schematic) | Վերջնական տոպոլոգիայից extract արված հանգույցների ցանկը պիտի ճշգրիտ համընկնի golden gate-level հանգույցների ցանկի հետ — ամեն տրանզիստոր, ամեն connection — բռնելով short-եր, open-եր կամ connectivity-ի անհամապատասխանություններ, որ մտցվել են հոսքի ցանկացած տեղում |
| ERC (Electrical Rule Check) | Floating gate-եր, բացակայող ESD protection, չմիացված well/tap-եր և այլ էլեկտրական վտանգներ, որ չեն բռնվում զուտ երկրաչափական DRC-ով կամ միայն connectivity-ի LVS-ով |
| Antenna check | Հաստատում է, որ ամեն հանգույցի metal-area-to-gate-area հարաբերությունը մնում է ֆաունդրիի per-layer շեմից ցածր — տես Երթուղավորում՝ հիմքում ընկած plasma-charging մեխանիզմի և ուղղումների համար |
| STA բոլոր PVT corner-ներում | Setup/hold ժամանակայինը signed off իրական extract արված parasitic-ներով, ամեն ֆունկցիոնալ mode-ում և process/voltage/temperature corner-ում — տես Process Corners |
| IR drop / electromigration | Static և dynamic voltage-drop և EM signoff լիովին route արված power և signal network-ների վրա — տես EMIR Analysis |
| Density / DFM ստուգումներ | Metal, poly և diffusion density window-ներ (CMP planarity-ի համար) և design-for-manufacturability-ի այլ կանոններ — տես Fillers & Decaps |
Mask Data Prep. OPC & RET
Մաքուր, signed-off GDSII/OASIS ֆայլը այն չէ, ինչ իրականում տպվում է թիթեղի վրա։ Ժամանակակից լիտոգրաֆիան տպում է հատկանիշներ, որ շատ ավելի փոքր են, քան դրանք expose անելու համար օգտագործվող լույսի wavelength-ը, և այդ մասշտաբում diffraction-ը և process-ի էֆեկտները աղավաղում են սուր polygon-ի անկյունները՝ իրական սիլիկոնի վրա դարձնելով կլորացված, փոքրացած ձևեր — բավականաչափ աղավաղում, որ առանց ուղղման փոխի տրանզիստորի էլեկտրական վարքագիծը։
Optical Proximity Correction-ը նախապես կոմպենսացնում է ֆոտոդիմակի geometry-ն, որպեսզի diffraction-ից և process-ի էֆեկտներից հետո թիթեղի վրա իրականում ընկնող pattern-ը համընկնի դիզայների նախատեսած ձևի հետ։
Optical Proximity Correction (OPC)-ն գերիշխող Resolution Enhancement Technique (RET) է. software-ն վերլուծում է ամեն polygon-ի ամեն edge-ը և նախապես աղավաղում այն — անկյուններին ավելացնելով serif-եր, line width-երը bias անելով, մտցնելով sub-resolution assist feature-ներ — որպեսզի այն բանից հետո, երբ լույսը diffract է անում ֆոտոդիմակի և lens system-ի միջով, ստացվող տպված pattern-ը համընկնի design-ի intent-ի հետ, ոչ թե ֆոտոդիմակի բառացի ձևի։ OPC-ի հետ օգտագործվող այլ RET-երը ներառում են phase-shift masking-ը (օգտագործելով լույսի interference-ի ֆիզիկան, քան պարզապես լույս արգելափակելը/անցկացնելը՝ edge-երը սրելու համար) և off-axis illumination-ը։ Այս ամբողջ քայլը computationally intensive է — full-chip model-based OPC-ի աշխատեցումները ամբողջ design-to-silicon pipeline-ի ամենածանր հաշվարկային քայլերից են, աշխատեցվում են ֆաունդրիի կամ ֆոտոդիմակ house-ի կողմից (սովորաբար ոչ design թիմի), օգտագործելով այդ կոնկրետ process-ի optical և etch վարքագծի calibrated մոդելներ։
OPC/RET-ից հետո ուղղված pattern-ը fractured է արվում — քայքայվում է կոնկրետ ձևի primitive-ների (trapezoid-եր, ուղղանկյուններ), որ ֆոտոդիմակ writer-ի e-beam կամ laser system-ը կարող է իրականում address անել — արտադրելով ֆոտոդիմակ-writer-ready data, որ վերջապես գնում է ֆոտոդիմակ shop։
Seal Ring & Scribe Line
Բյուրեղիկի հենց եզրին ավելացվում են երկու կառուցվածք, որ ոչ մի կապ չունեն սխեմայի ֆունկցիայի հետ և ամեն կապ ունեն բյուրեղիկի՝ dicing-ը, փաթեթավորումը և field operation-ը վերապրելու հետ։
Scribe line-ը (որը նաև պահում է process-monitor/PCM կառուցվածքներ — տես Process Corners) զոհաբերվում է dicing-ի ընթացքում. seal ring-ը կանգնեցնում է այդ կտրվածքից առաջացող ճաքերն ու խոնավությունը, որ դրանք երբեք չհասնեն core logic-ին։
Seal ring
Seal ring-ը փակ loop է, որ անցնում է բյուրեղիկի ամբողջ պարագծով, կառուցված overlapping diffusion, via և metal layer-ներից՝ դասավորված ֆաունդրիի խիստ design rule-ների համաձայն — փաստորեն անընդհատ metal/via պատ front-end-ից մինչև top metal։ Այն կատարում է երկու protection ֆունկցիա. մեխանիկապես՝ արգելափակում է թիթեղ dicing-ի ընթացքում (և ավելի ուշ՝ փաթեթավորման և field handling-ի ընթացքում) առաջացող stress ճաքերի տարածումը բյուրեղիկի եզրից դեպի active սխեմա area. և environmentally՝ դրա layered oxide/metal/passivation կառուցվածքը դիմադրում է խոնավության և աղտոտիչի ներթափանցմանը դրսից։ Այն սովորաբար արժենում է բյուրեղիկ area-ի մոտ 5–8%-ը, ինչը դիտվում է որպես ընդունելի փոխզիջում՝ հաշվի առնելով պիտանի ելքի և երկարաժամկետ reliability-ի բարելավումը, որ այն ապահովում է։
Scribe line
Scribe line-ը (կոչվում է նաև «kerf» կամ dicing street) սիլիկոնի նեղ շերտն է թիթեղի վրա հարակից բյուրեղիկների միջև, վերապահված որպես ֆիզիկական path, որով թիթեղ saw-ը կամ laser dicing գործիքը կտրում է առանձին բյուրեղիկները բաժանելու համար։ Քանի որ այս area-ն ոչնչացվում է dicing-ի ընթացքում և երբեք չի դառնում որևէ առաքվող բյուրեղիկի մաս, դա նաև այն տեղն է, որտեղ ֆաունդրիները տեղադրում են process-control-monitor (PCM) test կառուցվածքներ — ring-oscillator-ի և test-տրանզիստորի կառուցվածքները, որ նկարագրված են Արտադրություն էջում — քանի որ դրանք չափման համար պահանջում են silicon-level access, բայց բյուրեղիկ area սպառելու պատճառ չունեն։ Seal ring-ը նստում է հենց scribe line-ի ներսում հատկապես այնպես, որ այն կարողանա կլանել այն ամենը, ինչ dicing-ի կտրվածքն ինքն է ներմուծում՝ chipping կամ micro-cracking։
Mask Making & Ֆաունդրիի Հանձնումը
Երբ fractured ֆոտոդիմակ data կա ամեն layer-ի համար, այն գնում է ֆոտոդիմակ shop (երբեմն անկախ merchant ֆոտոդիմակ house, երբեմն in-house ֆաունդրիի հաստատություն)՝ դառնալու ֆիզիկական ֆոտոդիմակներ — ռետիկուլներ, որ իրականում load են արվում լիտոգրաֆիա scanner-ի մեջ թիթեղ արտադրության ընթացքում։
Ամեն ֆոտոդիմակ layer-ի համար արտադրվում է մեկ ռետիկուլ — ամբողջական ֆոտոդիմակ set-ը առաջադեմ node-երում պահանջում է 40–80+ առանձին ֆոտոդիմակ, երբ հաշվվում են multi-patterning layer-ները։
Blank plate-ը — glass կամ quartz, ծածկված անթափանց chrome layer-ով և anti-reflective coating-ով — ծածկվում է photoresist-ով և ուղղակիորեն pattern է արվում e-beam կամ laser writer-ով, որ հետագծում է fractured ֆոտոդիմակ data-ն։ Resist-ը develop է արվում, և expose արված chrome-ը etch է արվում, թողնելով design pattern-ը որպես clear/opaque տիրույթներ։ Ավարտված ֆոտոդիմակը inspect է արվում և, եթե փոքր defect-եր հայտնաբերվեն, repair. ապա mount է արվում pellicle — բարակ, optically transparent membrane, ձգված mask-ի մակերևույթի վերևում frame-ի վրայով — քանի որ pellicle-ը նստում է լիտոգրաֆիա system-ի focal plane-ի վերևում, դրա վրա ընկնող ցանկացած stray particle մնում է focus-ից դուրս և չի տպվում, պաշտպանելով ֆոտոդիմակը repeat yield-killing defect-ների ամենամեծ պատճառից։
Mask set-ի արժեքը և MPW shuttle-ները
Ամբողջական production ֆոտոդիմակ set-ը chip-ը շուկա հանելու ամենամեծ fixed cost-երից է. սովորաբար $500K–$5M+ mainstream node-երում, և հաղորդվում է, որ հասնում է $3M–$10M+ 7nm-ում և ցածր, երբ multi-patterning-ը ֆոտոդիմակ count-ը մոտ 40-ից բարձրացնում է մինչև 80 կամ ավելի layer։ Այս cost-ն է հենց պատճառը, որ գոյություն ունեն և՛ spare-cell ECO ռազմավարությունը (տես Հատակագծում), և՛ սպառիչ pre-tapeout signoff-ը — բռնված bug-ը rounding error է ֆոտոդիմակ respin-ի կողքին։ Prototyping-ի կամ low-volume մասերի համար Multi-Project Wafer (MPW) shuttle ծրագրերը թույլ են տալիս շատ իրարից անկախ design-երի կիսել մեկ թիթեղ և ֆոտոդիմակ set՝ բաժանելով cost-ը բոլոր մասնակիցների միջև — սովորաբար նշվում է որպես 70–90% cost reduction առանձնացված mask set-ի համեմատ, աշխատեցվում է ֆիքսված ժամանակացույցով ֆաունդրիների կողմից, process node-երով՝ legacy 180nm-ից մինչև առաջադեմ node-եր։
Հանձնման փաթեթը
GDSII/OASIS ֆայլը հազվադեպ է ճամփորդում մենակ։ Տիպիկ ֆաունդրիի handoff bundle-ը ներառում է նաև վերջնական gate-level հանգույցների ցանկը և LEF/DEF physical abstract-ները (ցանկացած downstream package-level կամ multi-die integration աշխատանքի համար), վերջնական SDC constraint-ները և signed-off ժամանակային report-ները, և signoff-ի համար օգտագործված parasitic/ժամանակային library corner-ները — ֆաունդրիին (և design թիմի սեփական archive-ին) տալով այն ամենը, ինչ անհրաժեշտ է design-ի ճշգրիտ signed-off վիճակը վերարտադրելու կամ debug անելու համար, ոչ միայն դրա վերջնական geometry-ն։
Աղբյուրներ
- Appendix C: GDS II Format — Computer Aids for VLSI Design
- GDSII — AnySilicon Semipedia
- OASIS vs GDS: Time to Switch? — Semiconductor Digest
- Going From GDSII to OASIS — EE Times
- Physical Design Signoff — IR Drop, Electromigration & Tapeout Checklist — EcrioniX
- The Ultimate Signoff (Tapeout) Checklist — AnySilicon
- GAN-OPC: Mask Optimization With Lithography-Guided Generative Adversarial Nets — IEEE Xplore
- Performance-Driven OPC for Mask Cost Reduction — IEEE Xplore
- Performance-Based Optical Proximity Correction Methodology — IEEE Xplore
- Advanced Physical Models for Mask Data Verification and Impacts on Physical Layout Synthesis — IEEE Xplore
- Seal ring structure and function, scribe line / dicing street layout — general web research (patent literature: US20080265378A1, diskmfr.com)
- Photomask / reticle production steps, e-beam writing, pellicle mounting — general web research (Heidelberg Instruments, USPTO photomask patents)
- MPW — Multi-Project Wafer — AnySilicon Semipedia
- Multi-Project Wafer (MPW) Guide: Cost, Process & Schedule — VLSI Shuttle